择要：

由Synopsys.ai赋能、可投入出产的人工智能驱动EDA流程面向N2工艺可实现全世界领先的成果质量，并加快科技行业带领者的设计节点迁徙

于台积公司的A16工艺上开发全新违侧电源交付功效，以实现高效的电源分配及体系机能

新思科技联袂台积公司及Ansys结合开发撑持CoWoS互联封装的多物理场流程，以应答热及电源完备性挑战

新思科技 3DSO.ai可提供人工智能驱动的体系设计阐发，撑持台积公司3DFabric技能并实现行业领先的成果质量

面向台积公司进步前辈节点上开发的全新40G UCIe、HBM4及3DIO IP优化了延迟、功耗、机能及面积

加州桑尼维尔2024年10月8日/美通社/ --新思科技（纳斯达克股票代码：SNPS）近日公布，与台积公司深化互助，面向台积公司的进步前辈工艺及3DFabric技能提供全世界领先的 EDA及IP解决方案，连续加快人工智能及多芯片体系设计的立异。人工智能运用对于计较能力的火急需求要求半导体技能加快立异。新思科技及台积公司已经经合作无懈数十年，鞭策业界领先的Synopsys.ai™赋能、人工智能驱动EDA周全解决方案及2.5/3D多芯片架构迁徙完备解决方案的成长，为将来十亿至万亿晶体管的人工智能芯片设计摊平了门路。

台积公司生态体系与同盟治理部分卖力人Dan Kochpatcharin暗示：“台积公司很兴奋能与新思科技互助，针对于基在台积公司进步前辈工艺及3DFabric技能的人工智能设计的严苛计较需求，开发领先的EDA及IP解决方案。近期，咱们及新思科技于人工智能驱动的EDA套件及颠末硅验证的IP方面的互助结果，帮忙咱们的配合客户显著提高了出产力，并为进步前辈的人工智能芯片设计提供了精彩的机能、功耗及面积。”

新思科技EDA产物治理高级副总裁Sanjay Bali暗示：“几十年来，新思科技一直与台积公司合作无懈，面向台积公司各代进步前辈节点提供使命要害型EDA及IP解决方案。这类互助瓜葛有助在帮忙咱们的配合客户于万物智能时代加快立异，鞭策半导体设计的将来成长。咱们正于配合冲破技能的边界，不停实现机能、能效及工程出产力方面的冲破性进展。”

新思科技人工智能驱动的EDA设计流程提高PPA及工程出产力诸多全世界领先科技企业已经采用Synopsys.ai赋能、人工智能驱动的EDA流程，于N2工艺长进行进步前辈的芯片设计。

联发科公司副总裁吴庆杉暗示：“新思科技颠末认证的Custom Compiler及PrimeSim解决方案提高了机能及出产率，让咱们的开发者可以或许满意于台积公司N2工艺长进行高机能模仿设计的芯片需求。扩展与新思科技的互助，使咱们可以或许充实使用其人工智能驱动流程的全数潜力，加速咱们的设计迁徙及优化事情，改善向多个垂直范畴交付业界领先SoC所需的流程。”

此外，新思科技正于与台积公司互助，于新思科技数字设计流程中开发针对于台积公司A16 工艺的全新违侧布线功效，以解决电源分配及旌旗灯号布线问题，从而实现设计机能效率及密度优化。可互操作的工艺设计东西包（iPDK）及新思科技IC Validator™物理验证运行集可供开发团队处置惩罚日趋繁杂的物理验证法则，并高效地将设计过渡到台积公司N2技能。

为了进一步加快芯片设计，新思科技及台积公司经由过程台积公司的云认证，于云上启用新思科技的EDA东西，为两边客户提供云就绪的EDA东西，这些东西可提供切确的成果质量，并与台积公司进步前辈的工艺技能无缝集成。新思科技的云认证东西包括综合、结构布线、静态时序及功率阐发、晶体管级静态时序阐发、定制实现、电路仿真、EMIR阐发及设计法则查抄。

EDA周全解决方案鞭策多芯片立异新思科技、Ansys及台积公司连续深化互助，基在自身的全世界领先解决方案，经由过程周全的体系阐发流程应答多芯片设计所面对的繁杂的多物理挑战。这一全新流程是基在新思科技 3DIC Compiler同一的架构摸索到签核平台，集成为了3DSO.ai及针对于数字及3D集成电路的Ansys RedHawk-SC™电源完备性签核平台，加强了热阐发及电压降感知时序阐发。新思科技3DIC Compiler是经台积公司认证的平台，可撑持3Dblox以和台积公司的3DFabric，此中包括TSMC-SoIC®（体系集成芯片）及CoWoS封装技能。

Ansys半导体、电子及光学营业副总裁兼总司理John Lee暗示: “咱们与新思科技、台积公司的互助表现了咱们配合致力在鞭策立异及实现人工智能及多芯片设计的将来。咱们正于配合应答多芯片架构中固有的多物理挑战，帮忙咱们的配合客户于新思科技全新的设计情况中实现芯片、封装及体系级效应的黄金签核精度。

使用经硅片验证的IP降低危害新思科技周全的多芯片测试解决方案，可与新思科技UCIe及HBM3 IP一同利用，确保多芯片封装于制造测试及现场历程中的康健状态。经由过程与台积公司互助，新思科技使用台积公司的CoWoS内插技能，开发了一款测试芯片，周全撑持测试、监控、调试及修复功效。诊断、可追溯性及使命模式旌旗灯号完备性监控可实现设计中、试运行中、出产中及现场优化，以到达猜测性维护等目的。用在UCIe PHY的监控、测试及修复(MTR) IP可于芯粒、芯粒到芯粒接口及多芯粒封装层面提供可测试性。

新思科技UCIe及HBM3 IP解决方案于N3E及N5工艺技能上取患了多项硅乐成，加快了IP集成并最年夜限度地降低了危害。新思科技全新开发的UCIe IP事情速度高达40G，无需增长面积便可实现最年夜带宽及能效，而HBM4及3DIO IP解决方案则加快了台积公司进步前辈工艺上3D重叠芯片的异构集成。

更多内容：

LinkedIn 文章：新思科技联袂台积公司，基在台积公司的CoWoS技能乐成实现多芯片设计测试芯片的流片

关在新思科技新思科技（Synopsys, Inc.，纳斯达克股票代码：SNPS）一直致力在加快万物智能时代的到来，为全世界立异提供值患上相信的、从芯片到体系的周全设计解决方案，涵盖电子设计主动化（EDA）、半导体 IP 以和体系及芯片验证。持久以来，咱们与半导体公司及各行业的体系级客户合作无懈，助力其晋升研发力及效能，为立异提供源动力，让明天更有新思。如需相识更多信息，请拜候www.synopsys.com/zh-cn。

编纂部接洽人Wanfang Hong新思科技wanfang@synopsys.com