假如咱们已经经遵照设计法则查抄（DRC），为何还有需要面向制造的设计（DFM）？

客户愈来愈多地问咱们，假如DRC已经经嵌入到他们的设计东西中，他们为何要运行DFM阐发。于追求帮忙设计职员创立更好的设计的历程中，咱们意想到这一基来源根基理其实不老是很好理解，是以咱们最先一劳永逸地澄清DRC及DFM之间的区分，以和为何于PCB设计范式中真正需要二者。

于工程设计中，设计法则查抄（DRC）可确保PCB结构正确反应电路板道理图中界说的毗连性及尺寸公役。这些法则重要界说了整个PCB或者PCB上各个层，收集或者区域的各类PCB对于象之间答应的最小间距。对于在设计职员来讲，间距可能会影响电路机能。对于在制造商来讲，间距会影响制造或者组装PCB的能力。

可制造性设计（DFM）是摆设PCB结构拓扑的历程，其方式可以减轻电路板制造及组装历程中可能碰到的问题。用随便的话来讲，仅仅由于你可以创立一个特定的设计其实不象征着你应该如许做，或者者说它是实用的，具备成本效益的，或者者出产起来是靠得住的。DFM解决了“应该”方面，而DRC解决了“可以”。专门解决制造问题称为制造设计（DFF），于设计历程中存眷装置问题称为装置设计（DFA）。它们配合组成了DFM阐发历程。

设计职员凡是依赖制造商对于其设计举行DFM查抄，信赖制造商可以本身解决年夜大都问题，并仅陈诉那些绝对于需要设计修订的问题。这类尺度历程可能会致使庞大延迟，并将质量，产量及价格彻底留给制造商确定。于交代以前于内部履行DFM可以节省时间，而且您可以保留影响价格及质量的要害设计参数的所有权。那末，为何内部DFM阐发其实不老是设计到制造事情流程中必须及尺度的一部门呢？关在DFM有几个常见的曲解，可能会制止设计职员将其采用到他们的事情流程中。

设计职员于DFM方面犯的第一个常见过错是将其视为于设计历程以外发生的测试清单。相反，DFM应及早举行，并于结构时期尽可能频仍地履行。于设计阶段初期集成DFM使设计职员可以或许于设计过错堕入PCB结构并难以解决以前防止设计过错。跟着PCB变患上愈来愈繁杂，DFM应该被用作设计指南，而不是于重要事情完成后要举行的修复清单。除了了遵守DRC以外，运行DFM查抄还有可使设计职员可以或许和早相识产物生命周期后期可能碰到的问题，并使他们可以或许经由过程智能设计绕过这些问题。

另外一个常见的曲解是，将DFM添加到结构阶段是对于DRC的耗时且昂贵的增补。将设计移交给制造并等候DFM成果决议及澄清更改，从头设计并再次移交直到满意制造尺度的传统事情流程只会使这一神话永世化。于交代以前于内部履行DFM可以消弭迭代之间的分外等候时间，从而节省年夜量时间，而且设计可以达到制造商的收件箱，预备举行终极核准及出产。

内部DFM的软件成本被消弭respins所节省的时间及资源所抵消，而且此刻可使用新的于线DFM产物，例如Siemens PCBflow，这进一步降低了成本，并提供了按利用付费的模式，这些模子凡是对于小型企业更具成本效益。

另外一个掉误是将设计过错的辨认及解决留给制造商，这凡是是因为人们认为很难辨认要害问题。于已往，DFM的价值可能已经经丢掉了，由于提供了太多的信息，而未能提供一种过滤及轻松标志最主要的缺陷的要领。传统上，设计师很难预测制造商将指定甚么作为他们的顶级DFM存眷点，由于制造工程需要化学及机械工艺的技术及常识，凌驾了年夜大都设计师的脚色规模。

然而，业界已经经鞭策DFM顺应新的繁杂水平，现今独具慧眼的设计职员可以找到一种DFM解决方案，该解决方案可提供更清楚，更集中的发明，并提供可操作的信息来解决背规举动。加强的协作使制造商可以或许清晰地转达其特定的限定及要求，设计职员此刻可以采用量身定制的DFM来猜测及解决其首选制造商的可制造性问题。

工业4.0正于加速从设计到市场的生命周期，设计职员遭到严酷的产物发布时间表的压力。于现今的市场中，假如将阐发推延到移交前的末了阶段，则于彻底阐发及优化以前将设计发送给制造多是很诱人的。于会商DRC及DFM之间的区分时，请记住，DFM（与DRC比拟）发明的妨碍可能其实不老是呈现于单个或者低容量原型中。然而，跟着体积的增长，对于在还没有颠末DFM阐发的设计来讲，可预防的质量及良率问题将变患上较着。值患上光荣的是，工业4.0还有为通讯及效率提供了新的东西，并开放了虚拟协作空间。更快，更容易在拜候的DFM是这场革命的一部门。

集成内部DFM阐发已经经是企业公司的常见做法。利用功效强盛的当地解决方案为企业公司提供了削减项目连续时间、降低危害、提高收益以和凡是更快、更自傲地进入市场的豪侈及便当。至公司凡是有技能职员随时引导设计师完成DFM流程，并提供有关制造技能的连续建议。较小的企业往往会逃避他们认为价格遥不成和的高端产物。他们没必要要地制止履行DFM，并经由过程他们的设计东西利用任何DRC。

为了满意这些中小型企业的需求，西门子推出了PCBflow。这类新解决方案提供了一种基在于线定阅的DFM解决方案，该解决方案由Valor NPI引擎提供撑持，并由现实制造约定义的DFM法则提供动力。经由过程免费注册及会员资历，PCBflow提供了怪异的协作时机。利用此选项，设计职员可以按照需要实现DFM，并使用社区的气力与制造商成立接洽，从素质大将市场带入设计以和将设计推向市场。

案例研究

西门子慕尼黑研发机构的研究职员经由过程PCBflow东西运行了差别的PCB设计。如下是他们初次将PCBflow用在节制PCB的示例描写，节制PCB是具备很多传感器及机械组件的体系中的中心节制单位。因为体系内空间有限，电路板轮廓为圆形，直径为70.5妹妹。于这个小磁盘上，必需于双侧放置550个具备2，838个引脚的组件。为了布线这么多组件，此中包括细间距有源器件（球栅阵列低至0.5妹妹间距）及小型无源器件（低至0201封装尺寸），必需采用高密度板（HDI）布局。电路板设计是利用Xpedition结构体系完成的。

图1显示了元件的位置及电路板布局。该板由一个八层内核构成，每一侧有一个挨次聚集层。顶层及底层与焦点之间的毗连是盲孔。埋设的过孔毗连焦点内的差别内层。于将数据发送给PCB供给商以前，他们按照DFM配置文件验证了PCB设计。他们将生存为ODB++压缩文件的设计上传到PCBflow办事，并选择了首选PCB制造商的DFM配置文件。制造商仪表板显示公司及位置以和DFM配置文件的名称及状况。状况为“大众”的配置文件可供所有效户利用。状况为“受限”的配置文件属在咱们于PCBflow收集中毗连到的公司。

下一步是单击“运行DFM”按钮以启动阐发历程。一旦DFM阐发进度条到达100%，DFM陈诉就会主动出现。对于这款繁杂的HDI板举行完备阐发仅用了90秒。

图2中所示的DFM陈诉是交互式的，答应筛选及滚动选项。DFM陈诉由两个窗格构成。信息窗格包罗有关电路板的一般信息以和从ODB++设计数据派生的过错统计信息。成果窗格将阐发成果显示为树，并提供用在查看及导出成果的控件。

节制PCB的DFM查抄确定了一系列可能于电路板出产或者组装历程中孕育发生问题的问题。起首，他们看到旌旗灯号层3上陈诉两条轨道之间的长间隔铜间距减小。提供了现实值（3.416 x 61.245 mil）及偏差的x，y位置等具体信息（图3顶部）。他们很兴奋可以或许于按下信息按钮时看到约束的描写。按照约束容差规模，严峻性评估为“黄色=正告”。这告诉他们，除了非轨道之间的间隔增长，不然PCB制造商可能会因电气短路而呈现严峻的良率问题。DFM阐发于外层检测到几个不需要的存根（图3底部）。

因为相邻铜布局之间的间隔年夜在设计法则查抄（DRC）中设置的值，是以于电路板结构时期没法辨认这些布线伪影。并且，因为SMD焊盘的间距仅为0.5妹妹，是以这些铜“鼻子”于组件组装历程中会孕育发生焊桥。成果，他们删除了了所有陈诉的铜桩。

还有陈诉了一些关在存根过孔的正告。焦点层2及9层之间的埋设过孔仅毗连于一侧。这些过孔是无用的，会致使较着的旌旗灯号衰减，并致使更高的钻井成本。他们可以经由过程去除了那些埋藏的过孔来提高咱们设计的质量。

于第3层上陈诉了违背约束“不异净间距”的环境（图4）。统一网的铜布局之间的小空间会孕育发生一个酸阱。酸阱有可能捕捉化学蚀刻剂，用在于制造历程中从电路板上剥离过剩的铜。当蚀刻溶液于特定区域会合时，存于迹线腐化及孕育发生过错毗连或者开路的危害。是以，他们更改了线路，同时服膺长度匹配要求。

研究职员于该电路板上运行DFM阐发的经验，以和于PCBflow中的很多其他试验注解，他们可以于很短的时间内改良设计，而无需于结构阶段与PCB制造商举行任何交互。

总之，咱们已经经看到，将DFM添加到您当前的DRC查抄中是一个价值及质量主意。这个历程此刻可供所有设计师利用，而且不该该由于对于价格，时间或者难度的常见曲解而抛却。